verilog-数字系统设计课程考试题库_verilog-数字系统设计课程考试试题_在线考试中心_赞题库网

首页搜题

搜索

verilog-数字系统设计课程

【判断题】 ASIC的中文全称是：片上系统。（）

【判断题】综合是纯软件的转换过程，与器件硬件结构无关；为实现系统的速度...

【判断题】 Constraints Editor的功能是编辑指导实现步骤...

【判断题】通用IP Core 主要指存储器，存储控制器，通用接口等。（）

【判断题】基于SRAM的FPGA器件，在每次上电后必须进行一次配置。（）

【判断题】 FPGA的从动配置由外部处理器控制配置过程。（）

【判断题】 FPGA的中文全称是：复杂可编程逻辑块。（）

【判断题】综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的...

【判断题】 Floorplanner的功能是低层物理布局布线。（）

【判断题】根据Verilong HDL的语法，`timescale 1...

【判断题】通用IP Core市场门槛高，利润高，竞争较少。（）

【判断题】 P Core复用指的是在设计新产品时采用已有的各种功能模块，...

【判断题】在FPGA设计过程中，从设计输入文件到生成编程数据文件的编译...

【判断题】时序仿真用于验证设计的逻辑功能，没有延时信息，对初步的逻辑功...

【判断题】软IP核与硬IP核并非对立关系，通常供应商会同时提供完成同一...

【判断题】功能仿真是在选择了具体器件并完成布局布线之后进行的快速时序检...

【判断题】原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计。（）

【判断题】 ESC是ISE 提供的原理图设计与输入工具。（）

【判断题】 IP CORE的使用可以使设计师不必了解芯片设计所有的技术，...

【判断题】 iMPACT是基于Xilinx FPGA的IP 核开发工具。（）

【判断题】 Firm Core 的中文意思是硬核。（）

【判断题】 IP CORE在FPGA技术中的中文意思是知识产权芯核。（）

【判断题】 CPLD掉电后，芯片内的数据不消失，数据保密性好。（）

【判断题】从互连结构的角度，CPLD是统计型PLD，它的每次布线一般无...

【单项选择题】 HDL Editor的功能是（）

【单项选择题】提供经验证的具有特定电路功能的集成电路版图的IP CORE称为（）。

【单项选择题】带有平面规划信息的网表的IP CORE称为（）。

【单项选择题】嵌入式系统的软件一般由嵌入式操作系统和（）组成。

【单项选择题】 Verilog HDL是在哪一年正式推出的？（）

【单项选择题】 ESC的功能是（）

【单项选择题】 XST的功能是（）

【单项选择题】设a=2，b=0，则下列式子中等于X的是（）。

【单项选择题】具有确保性能，如速度、功耗的优点，同时也具有一般不允许更改，...

【单项选择题】具有对工艺技术的适应性很强，可以方便地移植到新的工艺中。但是...

【单项选择题】常用的两种HDL语言是：Verilog HDL和（）。

【单项选择题】设计校验过程包括：功能仿真、时序仿真、和（）。

【单项选择题】在（）下嵌入式处理器可以无外设、无总线结构和无实时操作系统，...

【单项选择题】 ISE Simulator的功能是（）

【单项选择题】 iMPACT的功能是（）

【单项选择题】基于Xilinx FPGA的IP 核开发工具是（）。

试题标题

试题标题

欢迎来到赞题库！